Path #1: Setup slack is -4.847 (VIOLATED)
===============================================================================
+-----------------------------------------------------------------------------------+
; Path Summary                                                                      ;
+--------------------+--------------------------------------------------------------+
; Property           ; Value                                                        ;
+--------------------+--------------------------------------------------------------+
; From Node          ; REGB                                                         ;
; To Node            ; DOUT                                                         ;
; Launch Clock       ; CLK                                                          ;
; Latch Clock        ; CLK                                                          ;
; Data Arrival Time  ; 11.247                                                       ;
; Data Required Time ; 6.400                                                        ;
; Slack              ; -4.847 (VIOLATED)                                            ;
+--------------------+--------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 12.500 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -4.920 ;       ;             ;            ;       ;       ;
; Data Delay                ; 6.327  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 3.182       ; 65         ; 0.000 ; 2.690 ;
;    Cell                   ;        ; 3     ; 1.738       ; 35         ; 0.363 ; 0.704 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 1     ; 2.972       ; 47         ; 2.972 ; 2.972 ;
;    Cell                   ;        ; 3     ; 3.355       ; 53         ; 0.000 ; 3.355 ;
;    uTco                   ;        ; 1     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                          ;
+----------+---------+----+------+--------+-------------------+--------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location          ; Element                                                      ;
+----------+---------+----+------+--------+-------------------+--------------------------------------------------------------+
; 0.000    ; 0.000   ;    ;      ;        ;                   ; launch edge time                                             ;
; 4.920    ; 4.920   ;    ;      ;        ;                   ; clock path                                                   ;
;   0.000  ;   0.000 ;    ;      ;        ;                   ; source latency                                               ;
;   0.000  ;   0.000 ;    ;      ; 1      ; PIN_M8            ; CLK                                                          ;
;   0.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X46_Y0_N18 ; CLK_in|i                                                     ;
;   0.704  ;   0.704 ; RR ; CELL ; 1      ; IOIBUF_X46_Y0_N18 ; CLK_in|o                                                     ;
;   1.196  ;   0.492 ; RR ; IC   ; 1      ; CLKCTRL_G6        ; G_109034~CLKENA0|inclk                                       ;
;   1.559  ;   0.363 ; RR ; CELL ; 58     ; CLKCTRL_G6        ; G_109034~CLKENA0|outclk                                      ;
;   4.249  ;   2.690 ; RR ; IC   ; 1      ; FF_X50_Y1_N46     ; REGB|clk                                                     ;
;   4.920  ;   0.671 ; RR ; CELL ; 1      ; FF_X50_Y1_N46     ; REGB                                                         ;
; 11.247   ; 6.327   ;    ;      ;        ;                   ; data path                                                    ;
;   4.920  ;   0.000 ;    ; uTco ; 1      ; FF_X50_Y1_N46     ; REGB                                                         ;
;   4.920  ;   0.000 ; RR ; CELL ; 1      ; FF_X50_Y1_N46     ; REGB|q                                                       ;
;   7.892  ;   2.972 ; RR ; IC   ; 1      ; IOOBUF_X50_Y0_N36 ; o_1|i                                                        ;
;   11.247 ;   3.355 ; RR ; CELL ; 1      ; IOOBUF_X50_Y0_N36 ; o_1|o                                                        ;
;   11.247 ;   0.000 ; RR ; CELL ; 1      ; PIN_P12           ; DOUT                                                         ;
+----------+---------+----+------+--------+-------------------+--------------------------------------------------------------+

+--------------------------------------------------------------------------+
; Data Required Path                                                       ;
+----------+---------+----+------+--------+----------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; Element             ;
+----------+---------+----+------+--------+----------+---------------------+
; 12.500   ; 12.500  ;    ;      ;        ;          ; latch edge time     ;
; 12.500   ; 0.000   ;    ;      ;        ;          ; clock path          ;
;   12.500 ;   0.000 ; R  ;      ;        ;          ; clock network delay ;
; 12.400   ; -0.100  ;    ;      ;        ;          ; clock uncertainty   ;
; 6.400    ; -6.000  ; R  ; oExt ; 1      ; PIN_P12  ; DOUT                ;
+----------+---------+----+------+--------+----------+---------------------+