FPGA Intellectual Property
PCI Express*, Networking and Connectivity, Memory Interfaces, DSP IP, and Video IP
6376 Discussions

ノイズ対策 PLLの挿入について

TYasu8
Beginner
479 Views

FPGAの同期用のクロックを、PLL(Altera PLL) を通して入力するとノイズ対策として効果はありますか?PLLの入力は24.576MHzで出力も 24.576MHzで考えています。

0 Kudos
1 Reply
Rahul_S_Intel1
Employee
274 Views

Yes,

and also make sure that the input give through dedicated clock pin

0 Kudos
Reply