Community
cancel
Showing results for 
Search instead for 
Did you mean: 
TYasu8
Beginner
233 Views

ノイズ対策 PLLの挿入について

FPGAの同期用のクロックを、PLL(Altera PLL) を通して入力するとノイズ対策として効果はありますか?PLLの入力は24.576MHzで出力も 24.576MHzで考えています。

0 Kudos
1 Reply
Rahul_S_Intel1
Employee
28 Views

Yes,

and also make sure that the input give through dedicated clock pin

Reply