Änderungen angenommen. Das Abonnement wurde hinzugefügt.
Erfolgreiche Durchführung! Abonnement entfernt.
Sie müssen sich verifizieren, um diese Aktion abzuschließen. Klicken Sie auf den Verifizierungslink in Ihrer E-Mail. Erneut senden über Ihr Profil.
The design demonstrates Ethernet operation between the Triple-Speed Ethernet Intel® FPGA IP core and onboard Marvell 88E1111 PHY chip through SGMII. TCL scripts are included to allow users to test the auto-negotiation feature, internal MAC loopback, internal PHY loopback, and TX/RX interop with the external tester at a data rate of 10/100/1000 Mbps. The packet statistics report will be generated as the output result of the internal loopback test.
The design example can be found on the Intel® FPGA Design Store at https://www.intel.com/content/www/us/en/design-example/714770/intel-agilex-7-fpga-triple-speed-ethernet-and-on-board-phy-chip-reference-design.html.
Community-Support wird während der normalen Geschäftszeiten (Montag bis Freitag, 7.00 bis 17.00 Uhr PST) angeboten. Andere Kontaktmethoden finden Sie hier.
Intel überprüft nicht alle Lösungen, darunter auch nicht alle Dateiübertragungen, die ggf. in der Community stattfinden. Dementsprechend lehnt Intel alle ausdrücklichen und stillschweigenden Garantien ab, einschließlich und ohne Einschränkung stillschweigender Garantien der Marktgängigkeit, der Eignung für einen bestimmten Zweck und der Nichtverletzung von Rechten sowie jeglicher Garantien, die sich aus der Ausführung, Bearbeitung oder handelsmäßigen Verwendung ergeben.
Vollständige Angaben zu Compiler-Optimierungen finden Sie in unseren Optimierungshinweis.