Opération réussie ! Abonnement ajouté.
Opération réussie ! Abonnement supprimé.
Désolé, vous devez procéder à une vérification pour effectuer cette action. Veuillez cliquer sur le lien de vérification dans votre e-mail. Vous pouvez le renvoyer à partir de votre profil.
Icône | Titre | Envois | Recent Message Time Column![]() |
---|---|---|---|
Programmable Devices
CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
| 89879 Envois | 03-24-2023 02:28 AM | |
FPGA Intellectual Property
PCI Express*, Networking and Connectivity, Memory Interfaces, DSP IP, and Video IP
| 27273 Envois | 03-24-2023 03:19 AM | |
FPGA, SoC, And CPLD Boards And Kits
FPGA Evaluation and Development Kits
| 24306 Envois | 03-24-2023 01:48 AM | |
Intel® FPGA University Program
University Program Material, Education Boards, and Laboratory Exercises
| 4652 Envois | 03-21-2023 06:42 PM | |
Application Acceleration With FPGAs
Programmable Acceleration Cards (PACs), DCP, DLA, Software Stack, and Reference Designs
| 2133 Envois | 03-24-2023 01:59 AM | |
Nios® II Embedded Design Suite (EDS)
Support for Embedded Development Tools, Processors (SoCs and Nios® II processor), Embedded Development Suites (EDSs), Boot and Configuration, Operating Systems, C and C++
| 51891 Envois | 03-22-2023 06:48 PM | |
Intel® SoC FPGA Embedded Development Suite
Support for SoC FPGA Software Development, SoC FPGA HPS Architecture, HPS SoC Boot and Configuration, Operating Systems
| 1835 Envois | 03-23-2023 11:20 PM | |
Intel® Quartus® Prime Software
Intel® Quartus® Prime Design Software, Design Entry, Synthesis, Simulation, Verification, Timing Analysis, System Design (Platform Designer, formerly Qsys)
| 77673 Envois | 03-24-2023 02:30 AM | |
Intel® High Level Design
Support for Intel® High Level Synthesis Compiler, DSP Builder, OneAPI for Intel® FPGAs, Intel® FPGA SDK for OpenCL™
| 3044 Envois | 03-23-2023 07:47 PM | |
Intel® FPGA Software Installation & Licensing
Installation and Licensing that’s includes Intel Quartus® Prime software, ModelSim* - Intel FPGA Edition software, Nios® II Embedded Design Suite on Windows or Linux operating systems.
| 4793 Envois | 03-23-2023 09:54 PM | |
FPGA Wiki | 835 Envois | 11-03-2022 01:29 PM |
0 | 2 | |||
par Zeel Débutant dans Intel® Quartus® Prime Software 03-24-2023 0 3 | 0 | 3 | ||
par michalis_patelis Débutant dans Programmable Devices 03-24-2023 0 7 | 0 | 7 | ||
0 | 5 | |||
0 | 3 | |||
par jimbook_ Débutant dans Application Acceleration With FPGAs 03-24-2023 0 5 | 0 | 5 | ||
par SebTims Débutant dans FPGA, SoC, And CPLD Boards And Kits 03-24-2023 0 1 | 0 | 1 | ||
par JLiu18 Débutant dans Programmable Devices 03-24-2023 0 5 | 0 | 5 | ||
0 | 6 | |||
0 | 1 | |||
par LFrin Nouveau contributeur I dans Intel® Quartus® Prime Software 03-23-2023 0 5 | 0 | 5 | ||
par armc02 Débutant dans FPGA, SoC, And CPLD Boards And Kits 03-23-2023 0 5 | 0 | 5 | ||
par MK_086 Novice dans Programmable Devices 03-23-2023 0 5 | 0 | 5 | ||
par MK_086 Novice dans Intel® SoC FPGA Embedded Development Suite 03-23-2023 0 6 | 0 | 6 | ||
0 | 5 |
HPS(Hard Process system) generate Verilog for Simulation par yu1987-08-22 03-22-2023 0 21 |
How to setup a time interrupt on de10 standard using C language par CAlex 03-21-2023 0 18 |
arria V compiler and hwlibs par bsp_user 03-21-2023 0 17 |
Pour obtenir des informations plus complètes sur l'optimisation des compilateurs, voir notre Avis d'optimisation.