Intel® Quartus® Prime Software
Intel® Quartus® Prime Design Software, Design Entry, Synthesis, Simulation, Verification, Timing Analysis, System Design (Platform Designer, formerly Qsys)
Announcements
Intel Support hours are Monday-Fridays, 8am-5pm PST, except Holidays. Thanks to our community members who provide support during our down time or before we get to your questions. We appreciate you!

Need Forum Guidance? Click here
Search our FPGA Knowledge Articles here.
15317 Discussions

Arria10 SoC FPGAの送信パスのセットアップ/ホールドの設定方法について教えてください。

KTama2
Beginner
233 Views

Arria10 SoC FPGAのボードデザイン・ガイドラインの5.5.1.1.2 RGMⅡにある、

「送信パスのセットアップ/ホールド

TX_CTL と TXD[3:0]への TX_CLK のセットアップとホールドだけが送信に関係します。 Arria10 I/O は、最大 800ps の出力遅延を提供できます。この遅延は、Quartus Prime のアサインメント・エディター内の出力遅延ロジックオプションを使用して有効になります。」とあるのですが、Quartus Primeでの設定方法を教えて頂けないでしょうか。

0 Kudos
5 Replies
EBERLAZARE_I_Intel
68 Views

Hi,

 

May I know which Quartus Prime Version are you working on?

KTama2
Beginner
68 Views

返信ありがとうございます。

​Quartus Prime Version は16.1 Standard Editionを使用してます。

EBERLAZARE_I_Intel
68 Views

Hi,

 

You may set the delay output in Assignment Editor, using Output Delay Chain Setting.

 

Please refer to our Arria 10 datasheet below:

https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/arria-10/a10_datasheet.p...

KTama2
Beginner
68 Views

返信ありがとうございます。​

ご対応ありがとうございました。​

EBERLAZARE_I_Intel
68 Views

Hi,

 

I hope above answers your initial questions.

 

Do you have any additional questions?

 

Thanks!

Reply