成功! 購読を追加しました。
成功! 購読を解除しました。
この操作を完了するには認証が必要です。お手数ですが、メール内の認証リンクをクリックしてください。次のリンクから再送信できます。 プロファイル.
November 7, 2017
Fault Tree Analysis (FTA) uses tree structures to decompose system level failures into combinations of lower-level events, and Boolean gates to model their interactions. The objective of the PCIe link training FTA is to provide the techniques required to troubleshoot the PCIe link training issue with Arria 10 device and resolve it effectively.
Some of the common PCIe link training issues are:
i) LTSSM failed to reach/stay stably at L0.
ii) Link failed to negotiate to expected speed.
iii) Link failed to negotiate to the expected width.
This FTA consists of five different tabs:
Tab 1 - First level debug:
First level debug steps which lead you to the correct hypothesis/debug steps in FTA_Table_View tab or FTA_Diagram_View tab.
First level debug
Tab 2 - FTA_Table_View:
The comprehensive debug steps in table form to debug the Arria 10 PCIe link up issue.
FTA_Table_View
Tab 3 - FTA_Diagram_View:
The comprehensive debug steps in Diagram form to debug the Arria 10 PCIe link up issue.
FTA_Diagram_View
Tab 4 - HIP_PIPE_Interface_Signals:
Procedure to monitor PCIe PIPE interface signals in HIP
6/62/Tab4.png ( Tab4.png - click here to view image )
HIP_PIPE_Interface_Signals
Tab 5 - Diagram:
Examples/diagram of the debug steps stated in FTA_Table_View
Diagram
© [2013] Altera Corporation. The material in this wiki page or document is provided AS-IS and is not supported by Altera Corporation. Use the material in this document at your own risk; it might be, for example, objectionable, misleading or inaccurate.
コミュニティーによるサポートは、通常営業時間 (太平洋標準時で月曜日~金曜日、午前 7 時から午後 5 時) に提供されています。その他の連絡方法については、 こちらをご覧ください。
インテルは、すべてのソリューションを検証するものではありません。ここにいうソリューションには、このコミュニティーで行われる可能性のある、あらゆるファイル転送が含まれますが、これに限定されません。したがって、インテルは、明示されているか否かにかかわらず、いかなる保証もいたしません。ここにいう保証には、商品適格性、特定目的への適合性、および非侵害性の黙示の保証、ならびに履行の過程、取引の過程、または取引での使用から生じるあらゆる保証を含みますが、これらに限定されるわけではありません。
コンパイラーの最適化について、さらに詳しい情報をお知りになりたい場合は、以下を参照してください: 最適化に関する注意事項.