Sucesso! Subscrição adicionada.
Sucesso! Subscrição removida.
Desculpe, você precisa verificar para concluir esta ação. Clique no link de verificação no seu e-mail. Você pode reenviar por meio de seu perfil.
How to use Arria 10 Pin Planning tool to quickly develop and validate your transceiver based design.
The document link below describes how a user can quickly develop an A10 pinout using some of the common IP’s that are used for Transceiver based systems. This includes the fundamental building block of the Native PHY, and other IP’s such as Hard PCIe (Gen 2 and Gen3) and the TSE(Triple Speed Ethernet) IP.
File:Using the A10 Pin Planner design v001.zip
This design example shows implementation of Native PHY, and other IP’s such as Hard PCIe (Gen 2 and Gen3) and the TSE(Triple Speed Ethernet) IP.
File:FPGA TOP A10 Pin Planner Design.qar
The table below lists the specifications for this design:
Attribute | Specification |
Device | Arria 10 |
Quartus version | QuartusII v14.0a10s |
Modelsim version | Modelsim SE v10.4d |
Datarate | Various |
Data pattern | Various |
Number of channels | Various |
IP used | Native PHY IP,ATX PLL IP, fPLL IP,Transceiver PHY reset controller |
The document link below describes how a user can quickly develop an A10 pinout using some of the common IP’s that are used for Transceiver based systems. This includes the fundamental building block of the Native PHY, and other IP’s such as Hard PCIe (Gen 2 and Gen3), TSE(Triple Speed Ethernet),XAUI, 10G Base-KR, Seriallite III, LL 10G/40G, Interlaken, JESD204B IP.
File:Using the A10 Pin Planner design v002.zip
This design example shows implementation of Native PHY, and other IP’s such as Hard PCIe (Gen 2 and Gen3) TSE(Triple Speed Ethernet),XAUI, 10G Base-KR, Seriallite III, LL 10G/40G, Interlaken, JESD204B IP.
The table below lists the specifications for this design:
Attribute | Specification |
Device | Arria 10 |
Quartus version | QuartusII v14.0a10s |
Modelsim version | Modelsim SE v10.4d |
Datarate | Various |
Data pattern | Various |
Number of channels | Various |
IP used | Native PHY IP,ATX PLL IP, fPLL IP, Transceiver PHY reset controller |
© 2013 Altera Corporation. The material in this wiki page or document is provided AS-IS and is not
supported by Altera Corporation. Use the material in this document at your own risk; it might be, for example, objectionable,
misleading or inaccurate. Retrieved from http://www.alterawiki.com/wiki/Altera_Wiki
O apoio à comunidade é fornecido durante o horário comercial padrão (de segunda a sexta-feira das 7h às 17h PST). Outros métodos de contato estão disponíveis aqui.
A Intel não verifica todas as soluções, incluindo (mas não se limitando a) quaisquer transferências de arquivos que possam aparecer nesta comunidade. Assim, a Intel se isenta de todas as garantias explícitas e implícitas, incluindo, sem limitação, as garantias implícitas de comercialização, adequação a um propósito específico e não violação, bem como qualquer garantia decorrente de curso de desempenho, curso de negociação ou uso no comércio.
Para obter informações mais completas sobre otimizações do compilador, consulte nosso Aviso de otimização.