Änderungen angenommen. Das Abonnement wurde hinzugefügt.
Erfolgreiche Durchführung! Abonnement entfernt.
Sie müssen sich verifizieren, um diese Aktion abzuschließen. Klicken Sie auf den Verifizierungslink in Ihrer E-Mail. Erneut senden über Ihr Profil.
Source Synchronous Timing Projects.zip
This document goes into detail on how to constrain source-synchronous interfaces. It is a follow-on to the TimeQuest User Guide:
https://forums.intel.com/s/createarticlepage?articleid=a3g0P0000005R9MQAU&action=view
The document starts off with a standardized approach to constraining source-synchronous interfaces, called the Explicit Clock Method. This easy-to-understand method works whether the FPGA is the receiver or transmitter, and if the interfaces are center-aligned or edge-aligned.
Next is a section on the Implicit Clock Method, which I consider to be purely optional.
There is a section called Miscellaneous, which covers many of the details and points of confusion for source-synchronous DDR interfaces.
Finally are the examples. There are some generic examples(without projects) as well as analysis of four Texas Instrument devices interfacing to an FPGA.
I started a thread on this document in the alteraforum at:
http://www.alteraforum.com/forum/showthread.php?p=128042#post128042
Community-Support wird während der normalen Geschäftszeiten (Montag bis Freitag, 7.00 bis 17.00 Uhr PST) angeboten. Andere Kontaktmethoden finden Sie hier.
Intel überprüft nicht alle Lösungen, darunter auch nicht alle Dateiübertragungen, die ggf. in der Community stattfinden. Dementsprechend lehnt Intel alle ausdrücklichen und stillschweigenden Garantien ab, einschließlich und ohne Einschränkung stillschweigender Garantien der Marktgängigkeit, der Eignung für einen bestimmten Zweck und der Nichtverletzung von Rechten sowie jeglicher Garantien, die sich aus der Ausführung, Bearbeitung oder handelsmäßigen Verwendung ergeben.
Vollständige Angaben zu Compiler-Optimierungen finden Sie in unseren Optimierungshinweis.