AVX10/256: xrstor behavior with non-zero upper 256 bits of what would be ZMM regs

Intel® ISA Extensions

Use hardware-based isolation and memory encryption to provide more code protection in your solutions.

AVX10/256: xrstor behavior with non-zero upper 256 bits of what would be ZMM regs

608Aufrufe

Especially with XSAVE component ZMM_Hi256 apparently remaining required to be enabled despite there not being upper halves of the low 16 vector registers, in the AVX10 doc can it please be clarified what XRSTOR behavior is going to be when encountering non-zero upper half values (and non-init state for ZMM_Hi256) in input data, when MAXVL=256?

Link kopiert

0 Antworten

Community-Support wird von Montag bis Freitag angeboten. Andere Kontaktmethoden finden Sie hier.

Intel überprüft nicht alle Lösungen, darunter auch nicht alle Dateiübertragungen, die ggf. in der Community stattfinden. Dementsprechend lehnt Intel alle ausdrücklichen und stillschweigenden Garantien ab, einschließlich und ohne Einschränkung stillschweigender Garantien der Marktgängigkeit, der Eignung für einen bestimmten Zweck und der Nichtverletzung von Rechten sowie jeglicher Garantien, die sich aus der Ausführung, Bearbeitung oder handelsmäßigen Verwendung ergeben.

Vollständige Angaben zu Compiler-Optimierungen finden Sie in unseren Optimierungshinweis.