Timing Model for Stratix IV DDR3 Controller UniPhy IP - Hyperlynx

FPGA Intellectual Property

PCI Express*, Networking and Connectivity, Memory Interfaces, DSP IP, and Video IP

Timing Model for Stratix IV DDR3 Controller UniPhy IP - Hyperlynx

1.064 Visualizações

Hi,

I am trying to Verify our "DDR3 SDRAM Controller with UniPHY Intel FPGA IP" Board setting parameters and am using Hyperlynx to in an effort to get these Board parameters.

While using Hyperlynx, I am going thru the Hyperlynx Timing Model Wizard in order to update the Timing Model for the Stratix IV device.

Can someone send me a link to the Stratix IV timing diagrams for DDR3, or possibly have a Stratix IV timing Model (DDR3*.v) file that I can import into this wizard? I'm not able to find the timing characteristics anywhere.

Thanks

Mike

51 KB

Link copiado

0 Respostas

O suporte à comunidade é fornecido de segunda a sexta-feira. Outros métodos de contato estão disponíveis aqui.

A Intel não verifica todas as soluções, incluindo (mas não se limitando a) quaisquer transferências de arquivos que possam aparecer nesta comunidade. Assim, a Intel se isenta de todas as garantias explícitas e implícitas, incluindo, sem limitação, as garantias implícitas de comercialização, adequação a um propósito específico e não violação, bem como qualquer garantia decorrente de curso de desempenho, curso de negociação ou uso no comércio.

Para obter informações mais completas sobre otimizações do compilador, consulte nosso Aviso de otimização.