- Marcar como nuevo
- Favorito
- Suscribir
- Silenciar
- Suscribirse a un feed RSS
- Resaltar
- Imprimir
- Informe de contenido inapropiado
Hi All,
I encountered with a wiered problem. When one of my verilog modules was not sysnthesized as State machine by Quartus, I checked the parameters settings created by Quartus for the State machine parametes. pic1: ControllerParameters -> Verilog module parameters pic2: ControllerParameterSettings -> Parametes set by Quartus Any ideas on how to fix this?? Thanks in advance, Trinath- Etiquetas:
- Intel® Quartus® Prime Software
Enlace copiado
1 Responder
- Marcar como nuevo
- Favorito
- Suscribir
- Silenciar
- Suscribirse a un feed RSS
- Resaltar
- Imprimir
- Informe de contenido inapropiado
Got resolved!!!
Overwritten parameter settings manually on block diagram. Wishes, Trinath
Responder
Opciones de temas
- Suscribirse a un feed RSS
- Marcar tema como nuevo
- Marcar tema como leído
- Flotar este Tema para el usuario actual
- Favorito
- Suscribir
- Página de impresión sencilla