Intel® Quartus® Prime Software
Intel® Quartus® Prime Design Software, Design Entry, Synthesis, Simulation, Verification, Timing Analysis, System Design (Platform Designer, formerly Qsys)
告知
FPGA community forums and blogs on community.intel.com are migrating to the new Altera Community and are read-only. For urgent support needs during this transition, please visit the FPGA Design Resources page or contact an Altera Authorized Distributor.
17267 ディスカッション

Simulator Tool/PowerPlay

Altera_Forum
名誉コントリビューター II
‎06-10-2008 04:17 PM
1,135件の閲覧回数

Simulator Tool Reports the following message: 

Warning: Cannot find channels in vector source file for the following output ports - channels are required for VCD file generation for PowerPlay Power Analyzer. 

 

PowerPlay Analyzer reports:  

Warning: Node: CLK_TOP was determined to be a clock but was found without an associated clock assignment. 

Power Estimation Confidence: Low: user provided insufficient toggle rate data. 

 

Essentially my question is, how can I create vector source files which contain all the information that is apparently missing when I run my simulations? I can't seem to find any method for specifying output channels, and I have no idea where to set a clock assignment aside from the .sdc constraint file I am using. I would really like the most accurate power estimates I can possibly get. 

 

Thanks very much!
0 件の賞賛

コピーされたリンク

0 返答（返信）
返信

コミュニティーのサポートは、月曜日から金曜日まで提供されています。その他の連絡方法については、 こちらをご覧ください。

インテルは、すべてのソリューションを検証するものではありません。ここにいうソリューションには、このコミュニティーで行われる可能性のある、あらゆるファイル転送が含まれますが、これに限定されません。したがって、インテルは、明示されているか否かにかかわらず、いかなる保証もいたしません。ここにいう保証には、商品適格性、特定目的への適合性、および非侵害性の黙示の保証、ならびに履行の過程、取引の過程、または取引での使用から生じるあらゆる保証を含みますが、これらに限定されるわけではありません。

コンパイラーの最適化について、さらに詳しい情報をお知りになりたい場合は、以下を参照してください:  最適化に関する注意事項.