- Отметить как новое
- Закладка
- Подписаться
- Отключить
- Подписка на RSS-канал
- Выделить
- Печать
- Сообщить о недопустимом содержимом
I designed a fir filter using FIR Compiler v8.1 but compilation failed.
error: design library "auk_dspip_lib" doesn't contain primary unit "auk_dspip_lib_pkg_fir_81" . How to deal with it? Thanks.Ссылка скопирована
5 Ответы
- Отметить как новое
- Закладка
- Подписаться
- Отключить
- Подписка на RSS-канал
- Выделить
- Печать
- Сообщить о недопустимом содержимом
Another question :
A long counter has a long carry chain which will increase the delay. How to judge a counter is too long for a design? Does the way to deal with it is to cut the long counter to several shorter counter? Can Quartus automatically do it when performing the synthesis?- Отметить как новое
- Закладка
- Подписаться
- Отключить
- Подписка на RSS-канал
- Выделить
- Печать
- Сообщить о недопустимом содержимом
Hi tigre,
You have to add that file into your project. It is located in the altera library files under ip\fir_compiler\lib- Отметить как новое
- Закладка
- Подписаться
- Отключить
- Подписка на RSS-канал
- Выделить
- Печать
- Сообщить о недопустимом содержимом
Thank you very much!
- Отметить как новое
- Закладка
- Подписаться
- Отключить
- Подписка на RSS-канал
- Выделить
- Печать
- Сообщить о недопустимом содержимом
Hi,
I designed a fir filter using FIR Compiler v8.1 but compilation failed with Modelsim SE. Compilation message: vcom -work auk_dspip_lib ..\..\Hdl\SOURCE\RTL\Lib_Altera\auk_dspip_lib_pkg_fir_81.vhd Model Technology ModelSim SE vcom 6.0d Compiler 2005.04 Apr 25 2005 -- Loading package standard ** Error: ..\..\Hdl\SOURCE\RTL\Lib_Altera\auk_dspip_lib_pkg_fir_81.vhd(1): expecting: ARCHITECTURE CONFIGURATION ENTITY LIBRARY PACKAGE USE How to deal with it? Thanks.- Отметить как новое
- Закладка
- Подписаться
- Отключить
- Подписка на RSS-канал
- Выделить
- Печать
- Сообщить о недопустимом содержимом
this HDL file is encrypted. you should make sure you generate your FIR with the generate simulation model option checked and compile that for your simulation. if you're using VHDL the file will be <FIR instance name>.vho
you could also do a gate level rather than RTL simulation but that would be slow.
Ответить
Параметры темы
- Подписка на RSS-канал
- Отметить тему как новую
- Отметить тему как прочитанную
- Выполнить отслеживание данной Тема для текущего пользователя
- Закладка
- Подписаться
- Страница в формате печати