Testbench generation error with PCIe

Nios® V/II Embedded Design Suite (EDS)

Support for Embedded Development Tools, Processors (SoCs and Nios® V/II processor), Embedded Development Suites (EDSs), Boot and Configuration, Operating Systems, C and C++

Testbench generation error with PCIe

1.252 Vistas

Quartus 14.0

Having trouble getting Gen3x4 PCIe to train at Gen3 , but the Gen3x8 design does train at Gen3.

So ... went the Simulation route and the QSYS geenrate has an error in generating the simulation test bench etc.

Any ideas ? Bob.

55 KB

Enlace copiado

0 Respuestas

La asistencia de la comunidad se proporciona de lunes a viernes. Existen otros métodos de contacto disponibles aquí.

Intel no verifica todas las soluciones, como las transferencias de archivos, entre otras, que puedan aparecer en esta comunidad. Por consiguiente, Intel renuncia a todas las garantías expresas e implícitas, incluidas, entre otras, las garantías implícitas de comerciabilidad, idoneidad para un propósito particular y cumplimiento, así como cualquier garantía derivada del transcurso de la ejecución, de la negociación o del uso en el comercio.

Para obtener información más completa sobre las optimizaciones del compilador, consulte nuestro Aviso de optimización.