BE in SRAM in IDT controller of SOPC

Programmable Devices

CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers

BE in SRAM in IDT controller of SOPC

1,241件の閲覧回数

Hi all,

I have designed a custom board on which I have permanently grounded BHE# and BLE# signals, so as to hard core it as 32 bit. Now, while using SRAM as program memory, I found it was not working (I used 1024 KB controller of IDT in SOPC). What could be the possible reason? Is it that there are some 16 or 8 bit instructions which have to executed, which I am missing as I have 32 bit memory?

コピーされたリンク

0 返答（返信）

コミュニティーのサポートは、月曜日から金曜日まで提供されています。その他の連絡方法については、こちらをご覧ください。

インテルは、すべてのソリューションを検証するものではありません。ここにいうソリューションには、このコミュニティーで行われる可能性のある、あらゆるファイル転送が含まれますが、これに限定されません。したがって、インテルは、明示されているか否かにかかわらず、いかなる保証もいたしません。ここにいう保証には、商品適格性、特定目的への適合性、および非侵害性の黙示の保証、ならびに履行の過程、取引の過程、または取引での使用から生じるあらゆる保証を含みますが、これらに限定されるわけではありません。

コンパイラーの最適化について、さらに詳しい情報をお知りになりたい場合は、以下を参照してください: 最適化に関する注意事項.