CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
Opération réussie ! Abonnement ajouté.
Opération réussie ! Abonnement supprimé.
Désolé, vous devez procéder à une vérification pour effectuer cette action. Veuillez cliquer sur le lien de vérification dans votre e-mail. Vous pouvez le renvoyer à partir de votre
profil.
I am wondering how to find an Fmax for an always block to work correctly. I have an always block work fine at 25MHz, which returns incorrect values at 50MHz.
Use TimeQuest to put timing constraints on the design.
Use the RTL and technology viewers to look at how the logic was implemented. 25MHz and 50MHz are very slow, you should have no problem meeting timing if your logic is correct. Cheers, Dave
