Programmable Devices
CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
Comunicados
FPGA community forums and blogs on community.intel.com are migrating to the new Altera Community and are read-only. For urgent support needs during this transition, please visit the FPGA Design Resources page or contact an Altera Authorized Distributor.
21615 Discussões

Mixed LVDS diff & single-ended signal I/O Bank

Altera_Forum
Colaborador honorário II
‎08-04-2011 05:31 PM
1.436 Visualizações

General rule with dealing placing LVDS different signals and single-ended signals on the I/O bank? OR just don't do it! 

 

Cyclone IV, Ref AN592 Design Guide, pg 27; "The placement of single-ended I/O pins with respect to differential LVDS I/O pins is restricted. Follow the pin placement rules that specify the number of I/O pins that must separate single-ended outputs and LVDS I/O." 

 

Anybody knows the amount of the bank pin separation to this? I be unable to find the pin placement rule related to this. I can understand why would need the separation from power or signal integrity issue. I need as many I/Os as I can get for the design.
0 Kudos

Link copiado

0 Respostas
Responder

O suporte à comunidade é fornecido de segunda a sexta-feira. Outros métodos de contato estão disponíveis aqui.

A Intel não verifica todas as soluções, incluindo (mas não se limitando a) quaisquer transferências de arquivos que possam aparecer nesta comunidade. Assim, a Intel se isenta de todas as garantias explícitas e implícitas, incluindo, sem limitação, as garantias implícitas de comercialização, adequação a um propósito específico e não violação, bem como qualquer garantia decorrente de curso de desempenho, curso de negociação ou uso no comércio.

Para obter informações mais completas sobre otimizações do compilador, consulte nosso Aviso de otimização.