RLDRAM II Simulation Issues

Programmable Devices

CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers

RLDRAM II Simulation Issues

1,010件の閲覧回数

I generated a RLDRAM II controller in Quartus and now I'm verify the functionality. The status of the RLDRAM controller passed (local_init_done and local_int_success), but the mem_we_n appears 27.5 ns before the mem_dq. The mem_cs_n goes low with the mem_we_n, but the data (dq) does not line up.

Suggestions?

261 KB

コピーされたリンク

0 返答（返信）

コミュニティーのサポートは、月曜日から金曜日まで提供されています。その他の連絡方法については、こちらをご覧ください。

インテルは、すべてのソリューションを検証するものではありません。ここにいうソリューションには、このコミュニティーで行われる可能性のある、あらゆるファイル転送が含まれますが、これに限定されません。したがって、インテルは、明示されているか否かにかかわらず、いかなる保証もいたしません。ここにいう保証には、商品適格性、特定目的への適合性、および非侵害性の黙示の保証、ならびに履行の過程、取引の過程、または取引での使用から生じるあらゆる保証を含みますが、これらに限定されるわけではありません。

コンパイラーの最適化について、さらに詳しい情報をお知りになりたい場合は、以下を参照してください: 最適化に関する注意事項.