FPGA Intellectual Property
PCI Express*, Networking and Connectivity, Memory Interfaces, DSP IP, and Video IP
6667 Discusiones

DDR3 FPGA EMIF - Bank Interleaving for VIP Memory Bandwidth Efficiency

Altera_Forum
Colaborador Distinguido II
‎10-25-2014 02:57 AM
1.356 Vistas

Hi 

 

 

I read in various VIP reference design documents that bank interleaving helps with memory bandwidth efficiency (for VIP deinterlacer and frame buffer). Can you someone explain how to setup this bank interleaving? 

 

 

In the Cyclone V FPGA DDR3 memory controller, should I use address mapping as CHIP-ROW-BANK-COL or CHIP-BANK-ROW-COL? Also how should I select the base addresses for the deinterlacer and frame buffer block for bank interleaving? 

 

 

For my system, I have two deinterlacer and two frame buffers. DDR3 physical i/f is 32bit wide with total of 1GB capacity. The Avalon-MM i/f from the deinterlacer or frame buffer to the memory controller is 128bit wide. 

 

 

Appreciate the help!
0 kudos

Enlace copiado

0 Respuestas
Responder

La asistencia de la comunidad se proporciona de lunes a viernes. Existen otros métodos de contacto disponibles aquí.

Intel no verifica todas las soluciones, como las transferencias de archivos, entre otras, que puedan aparecer en esta comunidad. Por consiguiente, Intel renuncia a todas las garantías expresas e implícitas, incluidas, entre otras, las garantías implícitas de comerciabilidad, idoneidad para un propósito particular y cumplimiento, así como cualquier garantía derivada del transcurso de la ejecución, de la negociación o del uso en el comercio.

Para obtener información más completa sobre las optimizaciones del compilador, consulte nuestro Aviso de optimización.