FPGA community forums and blogs on community.intel.com are migrating to the new Altera Community and are read-only. For urgent support needs during this transition, please visit the FPGA Design Resources page or contact an Altera Authorized Distributor.
¡Enhorabuena! Se ha añadido la suscripción.
¡Enhorabuena! Se ha eliminado la suscripción.
Lo sentimos, debe efectuar la verificación para completar esta acción. Haga clic en el enlace de verificación en su correo electrónico. Puede volver a enviar a través de su
de comisión.
Set an 8-bit bidirectional IO port as output mode in NIOS2 code, but only 4 bits (bit 0, 1 ,4 ,5)can output correctly, and the other 4 bits hold out state 0.
