Any documentation to TSX? - Intel Community

Intel® ISA Extensions

Use hardware-based isolation and memory encryption to provide more code protection in your solutions.

Any documentation to TSX?

8,420件の閲覧回数

Are there any documentation describing how the causes of transaction aborts (e.g. conflicts, capacity aborts) matches with abort codes?

コピーされたリンク

1 返信

7,747件の閲覧回数

Hi AaronSu,

the TSX (RTM) transaction abort status definition is described in Section "17.3. 5 RTM Abort Status Definition" of Intel® 64 and IA-32 Architectures Software Developer’s Manual available at www.intel.com/sdm . More details can be found in "CHAPTER 8
INTEL® TRANSACTIONAL SYNCHRONIZATION EXTENSIONS (INTEL® TSX) OPTIMIZATIONS": Intel 64 and IA-32 Architectures Optimization Reference Manual Volume 2: Earlier Generations of Intel 64 and IA-32 Processor Architectures, and Throughput and Latency, v50

available from https://www.intel.com/content/www/us/en/developer/articles/technical/intel64-and-ia32-architectures-optimization.html

Best regards,

Roman

リンクをコピー

コミュニティーのサポートは、月曜日から金曜日まで提供されています。その他の連絡方法については、こちらをご覧ください。

インテルは、すべてのソリューションを検証するものではありません。ここにいうソリューションには、このコミュニティーで行われる可能性のある、あらゆるファイル転送が含まれますが、これに限定されません。したがって、インテルは、明示されているか否かにかかわらず、いかなる保証もいたしません。ここにいう保証には、商品適格性、特定目的への適合性、および非侵害性の黙示の保証、ならびに履行の過程、取引の過程、または取引での使用から生じるあらゆる保証を含みますが、これらに限定されるわけではありません。

コンパイラーの最適化について、さらに詳しい情報をお知りになりたい場合は、以下を参照してください: 最適化に関する注意事項.