Intel® Quartus® Prime Design Software, Design Entry, Synthesis, Simulation, Verification, Timing Analysis, System Design (Platform Designer, formerly Qsys)
Annonces
FPGA community forums and blogs on community.intel.com are migrating to the new Altera Community and are read-only. For urgent support needs during this transition, please visit the FPGA Design Resources page or contact an Altera Authorized Distributor.
Opération réussie ! Abonnement ajouté.
Opération réussie ! Abonnement supprimé.
Désolé, vous devez procéder à une vérification pour effectuer cette action. Veuillez cliquer sur le lien de vérification dans votre e-mail. Vous pouvez le renvoyer à partir de votre
profil.
Is there a difference in the following declarations: case1: reg [3:0][7:0] abc; case2: reg [3:0] abc [7:0]; case3: reg abc [3:0][7:0]; What's the difference? Thank you!
