nios with ddr2 differential pin problem

Intel® Quartus® Prime Software

Intel® Quartus® Prime Design Software, Design Entry, Synthesis, Simulation, Verification, Timing Analysis, System Design (Platform Designer, formerly Qsys)

nios with ddr2 differential pin problem

1 107 Visites

I generated with QSYS a system with nios and ddr2.

This system is a component at vhd top-level.

I run the pin assignment tcl that made for the ddr2.

I named the out-pins from the top level same as the QSYS Instantiation.

The DDR2 is connected directly out of the design.

When it starts to place and route its give me error.

"Error: Can't place differential I/O positive pin at a differential I/O negative location."

This error is for the "memory_mem_ck" and "memory_mem_ck_n" signal generated by QSYS.

I tried to swich them but with no success.

How can I fix this? add something in the QSF file? some constrains?

The device is Stratix III.

Thank you and sorry for my bad English.

Lien copié

0 Réponses

L'assistance à la communauté est fournie du lundi au vendredi. D'autres moyens d'entrer en contact sont disponibles ici.

Intel ne vérifie pas l'intégralité des solutions, y compris, entre autres, les transferts de fichiers qui peuvent avoir lieu au sein de cette communauté. Intel décline donc toutes garanties explicites et implicites, y compris, sans s'y limiter, les garanties implicites de qualité marchande, d'adéquation à un usage particulier et de respect des droits de propriété intellectuelle, ainsi que toute garantie découlant des performances, des transactions ou de l'utilisation.

Pour obtenir des informations plus complètes sur l'optimisation des compilateurs, voir notre Avis d'optimisation.