Nios® V/II Embedded Design Suite (EDS)
Support for Embedded Development Tools, Processors (SoCs and Nios® V/II processor), Embedded Development Suites (EDSs), Boot and Configuration, Operating Systems, C and C++
공지
FPGA community forums and blogs on community.intel.com are migrating to the new Altera Community and are read-only. For urgent support needs during this transition, please visit the FPGA Design Resources page or contact an Altera Authorized Distributor.
12748 토론

Interrupt signal generation

Altera_Forum
명예로운 기여자 II
‎06-19-2010 08:59 AM
1,084 조회수

Hello,  

 

I was thinking to disable the IRQ generation from interval timer core whenever counter reaches zero. I want to do it via writing to ITO bit of control register. I am not sure if this is the best way. Can someone help me how to write to the particular register or any other method is more useful? Please advice.. 

 

Thank you 

 

Car
0 포인트

링크가 복사됨

1 응답
Altera_Forum
명예로운 기여자 II
‎06-20-2010 08:22 PM
391 조회수

If it works than this method is good :)

0 포인트
복사 링크
응답

커뮤니티 지원은 월요일부터 금요일까지 제공됩니다. 다른 문의 방법은 여기에서 확인할 수 있습니다.

인텔은 이 커뮤니티에서 나타날 수 있는 파일 전송을 포함하되 이에 국한되지 않는 모든 솔루션을 확인하지는 않습니다. 따라서 인텔은 수행 과정, 거래 과정 또는 교역상 사용으로 발생하는 모든 보증뿐 아니라 상품성, 특정 목적에의 적합성 및 비침해성에 대한 묵시적 보증을 포함하되 이에 국한되지 않는 모든 명시적 및 묵시적 보증을 부인합니다.

컴파일러 최적화에 대한 자세한 내용은 다음을 참조하십시오. 최적화 공지.