Programmable Devices
CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
21595 Discussões

CVO underflows - DDR2 HPC perfomance problem?

Altera_Forum
Colaborador honorário II
‎07-05-2011 04:43 PM
1.006 Visualizações

Hi, 

 

I have to show 3 PiPs on 1280x720 50p output. The incoming videos are siimple 720x576 PAL video, resized, cropped, de-interlaced, whatever-ed to 640x360. Up to 2 the system just works fine, I can move, resize, etc the PiPs, but as I add the 3rd video input AND switch on ANY incoming layer form the three, the CVO underflows and locks. I have to reset the system. 

 

It seems I have DDR2 HPC2 performance problem. But 3x video ST does have very small load on bandwidth. No other IP uses the RAM (de-interlacer, or resize, etc.) 

 

A simple block diagram is attached. Any advice is very much welcome!
Pré-visualizar ficheiro
325 KB
0 Kudos

Link copiado

0 Respostas
Responder

O suporte à comunidade é fornecido de segunda a sexta-feira. Outros métodos de contato estão disponíveis aqui.

A Intel não verifica todas as soluções, incluindo (mas não se limitando a) quaisquer transferências de arquivos que possam aparecer nesta comunidade. Assim, a Intel se isenta de todas as garantias explícitas e implícitas, incluindo, sem limitação, as garantias implícitas de comercialização, adequação a um propósito específico e não violação, bem como qualquer garantia decorrente de curso de desempenho, curso de negociação ou uso no comércio.

Para obter informações mais completas sobre otimizações do compilador, consulte nosso Aviso de otimização.