Programmable Devices
CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
20764 Discusiones

Finding Dmax and Dmin

Altera_Forum
Colaborador Distinguido II
‎11-19-2009 07:14 AM
953 Vistas

how to find maximum data delay and the minimum data delay(excluding pin delays) in quartus II 8.0 ?

0 kudos

Enlace copiado

0 Respuestas
Responder

La asistencia de la comunidad se proporciona durante el horario comercial estándar (de lunes a viernes de 7:00 a. m. a 5:00 p. m. PST). Existen otros métodos de contacto disponibles aquí.

Intel no verifica todas las soluciones, como las transferencias de archivos, entre otras, que puedan aparecer en esta comunidad. Por consiguiente, Intel renuncia a todas las garantías expresas e implícitas, incluidas, entre otras, las garantías implícitas de comerciabilidad, idoneidad para un propósito particular y cumplimiento, así como cualquier garantía derivada del transcurso de la ejecución, de la negociación o del uso en el comercio.

Para obtener información más completa sobre las optimizaciones del compilador, consulte nuestro Aviso de optimización.