How to set the Sample Frequency of the Altera Modular ADC core

Programmable Devices

CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers

How to set the Sample Frequency of the Altera Modular ADC core

1,063件の閲覧回数

When running 5_ADC_LAB/ADC_Streaming_Lab in the ADC Toolkit from Arrow MAX 10 FPGA Evalution Kit, I notice that

the Sample Frequency is 250,000 while the snapshot in the document is 500,000.

Where and How to change the ADC Sample Frequency in the Quartus/Qsys?

コピーされたリンク

0 返答（返信）

コミュニティーのサポートは、月曜日から金曜日まで提供されています。その他の連絡方法については、こちらをご覧ください。

インテルは、すべてのソリューションを検証するものではありません。ここにいうソリューションには、このコミュニティーで行われる可能性のある、あらゆるファイル転送が含まれますが、これに限定されません。したがって、インテルは、明示されているか否かにかかわらず、いかなる保証もいたしません。ここにいう保証には、商品適格性、特定目的への適合性、および非侵害性の黙示の保証、ならびに履行の過程、取引の過程、または取引での使用から生じるあらゆる保証を含みますが、これらに限定されるわけではありません。

コンパイラーの最適化について、さらに詳しい情報をお知りになりたい場合は、以下を参照してください: 最適化に関する注意事項.