Programmable Devices
CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
21603 讨论

Power on Reset Sequence

Altera_Forum
名誉分销商 II
‎04-08-2009 12:57 AM
1,183 次查看

Hello, 

 

I am using Stratix IV Gx to implement PCIe logic. 

I am primarily working on the phy layer. 

 

Would the ALTGX megafunction do the PIPE reset sequence on Power up? 

 

If not, how does one do it? 

 

Thanks, 

Akshay
0 项奖励

链接已复制

0 回复数
回复

周一至周五提供社区支持。请单击 此处查看其他联系方式。

英特尔不会验证所有解决方案，包括但不限于该社区中可能出现的任何文件传输。对此，英特尔不做任何明确或隐含的担保，包括但不限于对适销性、适用于特定用途和非侵权的隐含担保，以及由履约习惯、交易习惯和贸易惯例引起的任何担保。

关于编译器优化的更多完整信息，请参阅我们的 优化通知.