Programmable Devices
CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
21600 토론

Unexpected result after simulation of Avalon Edge Detector example in DSP Builder

Altera_Forum
명예로운 기여자 II
‎10-22-2008 09:50 AM
997 조회수

I've been checking Avalon Edge detector in DSP Builder (versions 7.2 and 8.0) and the image result of the simulation shown is 10 pixels moved to the right. 

 

Any suggestion about this harmful effect? 

 

Any suggestion in order to avoid it?
파일 미리보기
52 KB
0 포인트

링크가 복사됨

0 응답
응답

커뮤니티 지원은 월요일부터 금요일까지 제공됩니다. 다른 문의 방법은 여기에서 확인할 수 있습니다.

인텔은 이 커뮤니티에서 나타날 수 있는 파일 전송을 포함하되 이에 국한되지 않는 모든 솔루션을 확인하지는 않습니다. 따라서 인텔은 수행 과정, 거래 과정 또는 교역상 사용으로 발생하는 모든 보증뿐 아니라 상품성, 특정 목적에의 적합성 및 비침해성에 대한 묵시적 보증을 포함하되 이에 국한되지 않는 모든 명시적 및 묵시적 보증을 부인합니다.

컴파일러 최적화에 대한 자세한 내용은 다음을 참조하십시오. 최적화 공지.