PCI Burst Read Transaction, Not Avalable, Please Help!

FPGA Intellectual Property

PCI Express*, Networking and Connectivity, Memory Interfaces, DSP IP, and Video IP

PCI Burst Read Transaction, Not Avalable, Please Help!

1 376 Visites

I used PCI IP Core(Pci_compiler and Master&Target Mode, Default Option) and testbanch source(modify) in pci_compiler manual

But don't pci master burst read transaction.(PCI Master burst Write Transaction is vary well transaction)

I do some signal check!

1) request signal -- ok!

2) grant signal -- ok!(my target(pci master) Address and C/BE# load -- ok)

3) Initiator Ready signal(IRDY) -- ok!

4) Target Ready signal(TRDY) -- fail! <-- I don't understand, Why don't pc(target) Ready

please help me,, Why Target(PC) TRDY Signal don't assert

Lien copié

0 Réponses

L'assistance à la communauté est fournie du lundi au vendredi. D'autres moyens d'entrer en contact sont disponibles ici.

Intel ne vérifie pas l'intégralité des solutions, y compris, entre autres, les transferts de fichiers qui peuvent avoir lieu au sein de cette communauté. Intel décline donc toutes garanties explicites et implicites, y compris, sans s'y limiter, les garanties implicites de qualité marchande, d'adéquation à un usage particulier et de respect des droits de propriété intellectuelle, ainsi que toute garantie découlant des performances, des transactions ou de l'utilisation.

Pour obtenir des informations plus complètes sur l'optimisation des compilateurs, voir notre Avis d'optimisation.