Stratix10's latest datasheet does not have a description of the minimum rates for E TILE and H TILE.Please tell me the two speeds thank you. - Intel Community

FPGA, SoC, And CPLD Boards And Kits

FPGA Evaluation and Development Kits

Stratix10's latest datasheet does not have a description of the minimum rates for E TILE and H TILE.Please tell me the two speeds thank you.

477Aufrufe

Link kopiert

1 Antworten

369Aufrufe

Hi,

As I understand it, you have some inquiries related to the minimum data rate supported by E-Tile and H-Tile XCVR. For your information, the minimum data rate supported by both is 1Gbps.

Link kopieren

Community-Support wird von Montag bis Freitag angeboten. Andere Kontaktmethoden finden Sie hier.

Intel überprüft nicht alle Lösungen, darunter auch nicht alle Dateiübertragungen, die ggf. in der Community stattfinden. Dementsprechend lehnt Intel alle ausdrücklichen und stillschweigenden Garantien ab, einschließlich und ohne Einschränkung stillschweigender Garantien der Marktgängigkeit, der Eignung für einen bestimmten Zweck und der Nichtverletzung von Rechten sowie jeglicher Garantien, die sich aus der Ausführung, Bearbeitung oder handelsmäßigen Verwendung ergeben.

Vollständige Angaben zu Compiler-Optimierungen finden Sie in unseren Optimierungshinweis.