ALTLVDS & PLLs

Programmable Devices

CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers

ALTLVDS & PLLs

1.120Aufrufe

Can the ALTLVDS_TX tx_inclock be driven by the output of another PLL in Cyclone II?

Quartus II has an error saying can't fit fan out of the output of the PLL into a single clock region.

Any idea's on how to get around this?

Thanks

Ben

Link kopiert

0 Antworten

Community-Support wird von Montag bis Freitag angeboten. Andere Kontaktmethoden finden Sie hier.

Intel überprüft nicht alle Lösungen, darunter auch nicht alle Dateiübertragungen, die ggf. in der Community stattfinden. Dementsprechend lehnt Intel alle ausdrücklichen und stillschweigenden Garantien ab, einschließlich und ohne Einschränkung stillschweigender Garantien der Marktgängigkeit, der Eignung für einen bestimmten Zweck und der Nichtverletzung von Rechten sowie jeglicher Garantien, die sich aus der Ausführung, Bearbeitung oder handelsmäßigen Verwendung ergeben.

Vollständige Angaben zu Compiler-Optimierungen finden Sie in unseren Optimierungshinweis.