CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers
Avisos
FPGA community forums and blogs on community.intel.com are migrating to the new Altera Community and are read-only. For urgent support needs during this transition, please visit the FPGA Design Resources page or contact an Altera Authorized Distributor.
¡Enhorabuena! Se ha añadido la suscripción.
¡Enhorabuena! Se ha eliminado la suscripción.
Lo sentimos, debe efectuar la verificación para completar esta acción. Haga clic en el enlace de verificación en su correo electrónico. Puede volver a enviar a través de su
de comisión.
there is no pll or dll in CPLD I want to use CPLD to drive CCD，but have a problem，the clk must be 4 times，example 40Mhz input ，must be exitence 160Mhz。 how can i do ？
