- Als neu kennzeichnen
- Lesezeichen
- Abonnieren
- Stummschalten
- RSS-Feed abonnieren
- Kennzeichnen
- Anstößigen Inhalt melden
hey guys,
I am using Verilog to design a speech recognition system on cyclone II FPGA (DE2 board), I need your suggestions how can I design: 1- mel scale filter 2- discrete cosine transform.Link kopiert
0 Antworten

Antworten
Themen-Optionen
- RSS-Feed abonnieren
- Thema als neu kennzeichnen
- Thema als gelesen kennzeichnen
- Diesen Thema für aktuellen Benutzer floaten
- Lesezeichen
- Abonnieren
- Drucker-Anzeigeseite