Intel® Quartus® Prime Software

Intel® Quartus® Prime Design Software, Design Entry, Synthesis, Simulation, Verification, Timing Analysis, System Design (Platform Designer, formerly Qsys)

토론

질문 게시

Establishing an Independent FPGA Company to Accelerate Industry Innovation

작성자: 날짜:

0 응답 2113 조회수

2113

Error (10742): Verilog HDL error: constant expression cannot contain a hierarchical identifier

작성자: 날짜: 에 에 의해 최근 게시됨

12 응답 1495 조회수

1495

Use of ModelSim SE 2020.4

작성자: 날짜:

0 응답 53 조회수

Error (292014): Can't find valid feature line for core SLL_CA_HBC_T001_Hyperbus_Memory_Controller_10

작성자: 날짜: 에 에 의해 최근 게시됨

10 응답 2205 조회수

2205

Error ID 18694: Still not resolved ???

작성자: 날짜: 에 에 의해 최근 게시됨

3 응답 288 조회수

288

What is dynamicterminationcontrol

작성자: 날짜: 에 에 의해 최근 게시됨

1 응답 124 조회수

124

How to ignore error 18496 (Output ??? too close to PLL clock input)

작성자: 날짜: 에 에 의해 최근 게시됨

12 응답 514 조회수

514

Timing Analyzer - pll clkout - pessimistic timing estimation

작성자: 날짜: 에 에 의해 최근 게시됨

4 응답 320 조회수

320

Understanding the Last Two Bytes in a Quartus POF File

작성자: 날짜: 에 에 의해 최근 게시됨

4 응답 236 조회수

236

Agilex 3 series and Agilex 5 series

작성자: 날짜:

0 응답 98 조회수

Eclipse hang when creating Debugger Configuration

작성자: 날짜: 에 에 의해 최근 게시됨

3 응답 192 조회수

192

Quartus II 14.1.0 License needed

작성자: 날짜: 에 에 의해 최근 게시됨

12 응답 691 조회수

691

Intel Ampcrypt Module Hierarchy

작성자: 날짜: 에 에 의해 최근 게시됨

11 응답 686 조회수

686

How to analyse lock acquire and release using intel pin instrumentation

작성자: 날짜: 에 에 의해 최근 게시됨

3 응답 187 조회수

187

Reproducing the bitwise identical .rpd files in Quartus

작성자: 날짜: 에 에 의해 최근 게시됨

9 응답 1035 조회수

1035

Self-service licensing site hang

작성자: 날짜:

0 응답 93 조회수

I am looking for a version of Quartus that meets the requirements.

Re: Quartus 9.0 Support & Installation for ACEX 1K (EP1K50TC144-3) on Windows 11

Re: Problems simulating ADC in DE10-Lite board using Quartus Prime Lite Edition 19.1 in VHDL designs, and at gate level in verilog designs

Import VHDL package in (System)Verilog design

Re: standalone Tk-application using quartus_stp

커뮤니티 지원은 월요일부터 금요일까지 제공됩니다. 다른 문의 방법은 여기에서 확인할 수 있습니다.

인텔은 이 커뮤니티에서 나타날 수 있는 파일 전송을 포함하되 이에 국한되지 않는 모든 솔루션을 확인하지는 않습니다. 따라서 인텔은 수행 과정, 거래 과정 또는 교역상 사용으로 발생하는 모든 보증뿐 아니라 상품성, 특정 목적에의 적합성 및 비침해성에 대한 묵시적 보증을 포함하되 이에 국한되지 않는 모든 명시적 및 묵시적 보증을 부인합니다.

컴파일러 최적화에 대한 자세한 내용은 다음을 참조하십시오. 최적화 공지.

Intel® Quartus® Prime Software

토론

Establishing an Independent FPGA Company to Accelerate Industry Innovation

Error (10742): Verilog HDL error: constant expression cannot contain a hierarchical identifier

Use of ModelSim SE 2020.4

Error (292014): Can't find valid feature line for core SLL_CA_HBC_T001_Hyperbus_Memory_Controller_10

Error ID 18694: Still not resolved ???

What is dynamicterminationcontrol

How to ignore error 18496 (Output ??? too close to PLL clock input)

Timing Analyzer - pll clkout - pessimistic timing estimation

Understanding the Last Two Bytes in a Quartus POF File

Agilex 3 series and Agilex 5 series

Eclipse hang when creating Debugger Configuration

Quartus II 14.1.0 License needed

Intel Ampcrypt Module Hierarchy

How to analyse lock acquire and release using intel pin instrumentation

Reproducing the bitwise identical .rpd files in Quartus

Self-service licensing site hang

Featured Content

RAM inference not working for initialized RAM

How to ignore error 18496 (Output ??? too close to PLL clock input)

Quartus II 14.1.0 License needed

I am looking for a version of Quartus that meets the requirements.

Re: Quartus 9.0 Support & Installation for ACEX 1K (EP1K50TC144-3) on Windows 11

Re: Problems simulating ADC in DE10-Lite board using Quartus Prime Lite Edition 19.1 in VHDL designs, and at gate level in verilog designs

Import VHDL package in (System)Verilog design

Re: standalone Tk-application using quartus_stp