Intel® FPGA University Program
University Program Material, Education Boards, and Laboratory Exercises
1236 ディスカッション

DE0-Nano-SoC Pin Location

Altera_Forum
名誉コントリビューター II
‎03-07-2016 02:06 AM
3,321件の閲覧回数

Pin Information Setting 

 

 

where is the full list???????http://www.alteraforum.com/forum/attachment.php?attachmentid=11943&stc=1  

ファイルをプレビュー
148 KB
0 件の賞賛

コピーされたリンク

2 返答（返信）
Altera_Forum
名誉コントリビューター II
‎03-09-2016 09:48 AM
2,155件の閲覧回数

you can find the pin assignment at the following link https://www.altera.com/support/training/university/boards.html#de0-nano-soc

0 件の賞賛
リンクをコピー
Altera_Forum
名誉コントリビューター II
‎09-07-2016 05:08 AM
2,155件の閲覧回数

You can also use the De0-Nano-SoC System Builder tool - it will create a qpf file, with all the assignments that you select (LED, HPS, Buttons, etc)

0 件の賞賛
リンクをコピー
返信

コミュニティーのサポートは、月曜日から金曜日まで提供されています。その他の連絡方法については、 こちらをご覧ください。

インテルは、すべてのソリューションを検証するものではありません。ここにいうソリューションには、このコミュニティーで行われる可能性のある、あらゆるファイル転送が含まれますが、これに限定されません。したがって、インテルは、明示されているか否かにかかわらず、いかなる保証もいたしません。ここにいう保証には、商品適格性、特定目的への適合性、および非侵害性の黙示の保証、ならびに履行の過程、取引の過程、または取引での使用から生じるあらゆる保証を含みますが、これらに限定されるわけではありません。

コンパイラーの最適化について、さらに詳しい情報をお知りになりたい場合は、以下を参照してください:  最適化に関する注意事項.