FPGA Intellectual Property

PCI Express*, Networking and Connectivity, Memory Interfaces, DSP IP, and Video IP

讨论

发表问题

AN 729: JESD204B IP Reference Design

发帖者发帖时间于最新发帖

2 条回复 612 次查看

612

Intel C10GX transceiver with two lane(channel) configuration

发帖者发帖时间于最新发帖

2 条回复 614 次查看

614

Stratrix 10 native phy transceiver

发帖者发帖时间于最新发帖

2 条回复 636 次查看

636

Low Frequency Phase Lock Loop

发帖者发帖时间于最新发帖

4 条回复 1226 次查看

1226

Scaler II IP Core Causing Underflow on Clocked Video Output IP

发帖者发帖时间于最新发帖

6 条回复 1477 次查看

1477

Multiply and Accumulate Intel IP Core

发帖者发帖时间于最新发帖

5 条回复 865 次查看

865

OTA configuration process on Cyclone V FPGA via QSPI flash

发帖者发帖时间于最新发帖

3 条回复 685 次查看

685

dedicated AS pin IO voltage requirement

发帖者发帖时间于最新发帖

1 条回复 425 次查看

425

DDR3 IP core clock

发帖者发帖时间于最新发帖

3 条回复 943 次查看

943

arria 10 part number "10ax115s2f45i1sg" DDR4 issue

发帖者发帖时间于最新发帖

5 条回复 1339 次查看

1339

Simulating the Generic Serial Flash Interface with ModelSim and Quartus 19.1

发帖者发帖时间于最新发帖

7 条回复 1911 次查看

1911

Cyclone 10 LP M9K Packed Mode

发帖者发帖时间于最新发帖

4 条回复 1170 次查看

1170

Video and Image Processing Scaler II IP Question

发帖者发帖时间于最新发帖

2 条回复 625 次查看

625

EP4CE22E22 Series EOL/LTB

发帖者发帖时间于最新发帖

2 条回复 892 次查看

892

FPGA Integrated ADC/DAC technology

发帖者发帖时间于最新发帖

1 条回复 619 次查看

619

热门讨论

Tone Mapping Operator IP Malfunctioning

修改者

0 18

dynamic configuration issue of fpll from arria 10

修改者

0 9

Unable to simulate DDR3 controller

修改者

0 7

热门作者

用户

计数

顶级获奖帖子

主题

奖励

Re: ALTPLL dynamic phase shift: c0/c1 shift in opposite directions; c2 does not shift (Stratix IV)

周一至周五提供社区支持。请单击此处查看其他联系方式。

英特尔不会验证所有解决方案，包括但不限于该社区中可能出现的任何文件传输。对此，英特尔不做任何明确或隐含的担保，包括但不限于对适销性、适用于特定用途和非侵权的隐含担保，以及由履约习惯、交易习惯和贸易惯例引起的任何担保。

关于编译器优化的更多完整信息，请参阅我们的优化通知.

FPGA Intellectual Property

讨论

Featured Content