FPGA Intellectual Property

PCI Express*, Networking and Connectivity, Memory Interfaces, DSP IP, and Video IP

讨论

发表问题

Error (14566): The Fitter cannot place 2 periphery component(s) due to conflicts...

发帖者发帖时间于最新发帖

5 条回复 3354 次查看

3354

Need to request an RMA for failure analysis for FPGA.

发帖者发帖时间于最新发帖

2 条回复 777 次查看

777

Arria 10 LVDS Tx 16 channel compile issue

发帖者发帖时间

0 条回复 625 次查看

625

Arria 10 - What happens when the TSD temperature exceeds 125 degrees Celcius?

发帖者发帖时间于最新发帖

1 条回复 1122 次查看

1122

Can i use a MCU to ctrl signaltap process?

发帖者发帖时间于最新发帖

4 条回复 974 次查看

974

Timing debugging required on Quartus build dependent packet issue if Seriallite II

发帖者发帖时间于最新发帖

4 条回复 954 次查看

954

Inconsistencies in FFT IP Core on Board testing

发帖者发帖时间于最新发帖

3 条回复 1028 次查看

1028

是否可以使用ARM控制signaltap数据抓取过程？

发帖者发帖时间于最新发帖

1 条回复 436 次查看

436

triple speed ethernet on cyclone V E development board

发帖者发帖时间于最新发帖

4 条回复 1302 次查看

1302

TSE Avalon-MM interface reg_busy stuck at LL1

发帖者发帖时间于最新发帖

2 条回复 951 次查看

951

Reed Solomon II IP ModelSim TCL not able to compile

发帖者发帖时间

0 条回复 530 次查看

530

mSGDMA: Streaming to MM problem

发帖者发帖时间于最新发帖

4 条回复 3470 次查看

3470

FFT Mega Core IP

发帖者发帖时间于最新发帖

9 条回复 2289 次查看

2289

Cyclone 10GX transceiver calibration hung

发帖者发帖时间于最新发帖

15 条回复 2845 次查看

2845

Transceiver Native PHY simulation error

发帖者发帖时间于最新发帖

13 条回复 2547 次查看

2547

热门讨论

Tone Mapping Operator IP Malfunctioning

修改者

0 18

dynamic configuration issue of fpll from arria 10

修改者

0 9

Unable to simulate DDR3 controller

修改者

0 7

热门作者

用户

计数

顶级获奖帖子

主题

奖励

Re: ALTPLL dynamic phase shift: c0/c1 shift in opposite directions; c2 does not shift (Stratix IV)

周一至周五提供社区支持。请单击此处查看其他联系方式。

英特尔不会验证所有解决方案，包括但不限于该社区中可能出现的任何文件传输。对此，英特尔不做任何明确或隐含的担保，包括但不限于对适销性、适用于特定用途和非侵权的隐含担保，以及由履约习惯、交易习惯和贸易惯例引起的任何担保。

关于编译器优化的更多完整信息，请参阅我们的优化通知.

FPGA Intellectual Property

讨论

Featured Content