Programmable Devices

CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers

讨论

发表问题

HAL Device Drivers

发帖者发帖时间于最新发帖

3 条回复 1164 次查看

1164

Timing problem with internal oscillator: minimum pulse width violation (tch)

发帖者发帖时间于最新发帖

7 条回复 2917 次查看

2917

PLL Output Phase Alignement

发帖者发帖时间于最新发帖

1 条回复 884 次查看

884

Difficulty setting pin Impedance

发帖者发帖时间于最新发帖

1 条回复 937 次查看

937

MCU simulate JTAG upgrade firmware program for MAX10 CPLD.

发帖者发帖时间于最新发帖

1 条回复 1818 次查看

1818

Arria 10 reference design for on-board Display Port

发帖者发帖时间于最新发帖

1 条回复 1136 次查看

1136

Qsys/Platform Designer does not generate submodule files when using two Avalon MM Slaves

发帖者发帖时间于最新发帖

14 条回复 4390 次查看

4390

MAX/MIN DELAY CONSTRAINTS VS INPUT/OUTPUT DELAY

发帖者发帖时间于最新发帖

1 条回复 1847 次查看

1847

CNDA

发帖者发帖时间于最新发帖

4 条回复 1772 次查看

1772

What could cause Cyclone V GX transceivers to slowly degrade then fail over time

发帖者发帖时间于最新发帖

1 条回复 825 次查看

825

Meeting hold time in Cyclone V Configuration with Micron Flash

发帖者发帖时间于最新发帖

1 条回复 909 次查看

909

Hi all, Could anyone help me and send me link to IBIS_AMI model for ARRIA 10 GX transivers. I need it to simulate SGMII output from FPGA to PHY. Than...

发帖者发帖时间于最新发帖

2 条回复 1259 次查看

1259

Bypass capacitors layout for CycloneV 5CGXFC5F6M11

发帖者发帖时间于最新发帖

2 条回复 1136 次查看

1136

NIOS II issue with SBT while creating a HEX file

发帖者发帖时间于最新发帖

6 条回复 2056 次查看

2056

Remote update, unable to create factory configuration

发帖者发帖时间于最新发帖

5 条回复 1990 次查看

1990

热门讨论

Agilex 3 GTS PCIe IP missing

修改者

0 18

Deserializers in Agilex 3 series

修改者

0 7

10M25DAF484C8G clock input

修改者

0 6

热门作者

用户

计数

顶级获奖帖子

主题

奖励

Re: Download speed

周一至周五提供社区支持。请单击此处查看其他联系方式。

英特尔不会验证所有解决方案，包括但不限于该社区中可能出现的任何文件传输。对此，英特尔不做任何明确或隐含的担保，包括但不限于对适销性、适用于特定用途和非侵权的隐含担保，以及由履约习惯、交易习惯和贸易惯例引起的任何担保。

关于编译器优化的更多完整信息，请参阅我们的优化通知.

Programmable Devices

讨论

Featured Content