Programmable Devices

CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers

讨论

发表问题

Using python with upboard and intelrealsense d435

发帖者发帖时间于最新发帖

1 条回复 784 次查看

784

MAX10 Dual Boot Problem.

发帖者发帖时间于最新发帖

9 条回复 2207 次查看

2207

How can i configure External Memory as Nios II processors mem (Arria10 SoC Dev Kit)

发帖者发帖时间于最新发帖

1 条回复 1576 次查看

1576

multiple timing errors in 10GBASER phy core on clok nets xv_xcvr_10gbaser_nr_inst|ch[*].sv_xcvr_10gbaser_native_inst|native_inst|inst_sv_pma|rx_pma.sv...

发帖者发帖时间于最新发帖

2 条回复 909 次查看

909

Triple speed example design for Cyclone V GT dev kit

发帖者发帖时间于最新发帖

1 条回复 701 次查看

701

How can I eliminate negative slack in RapidIO IP Core

发帖者发帖时间于最新发帖

3 条回复 1182 次查看

1182

Cyclone 10GX eval board serdes pin mapping question

发帖者发帖时间于最新发帖

3 条回复 1303 次查看

1303

How to get virtual UFM included into pof.map

发帖者发帖时间于最新发帖

2 条回复 1368 次查看

1368

Unable to boot correct code from QSPI flash

发帖者发帖时间

0 条回复 977 次查看

977

MAX10 Bootloader

发帖者发帖时间于最新发帖

3 条回复 1707 次查看

1707

MAX10 RSU Project

发帖者发帖时间于最新发帖

5 条回复 2035 次查看

2035

Using a CARRY_SUM primitive for a TDC

发帖者发帖时间于最新发帖

1 条回复 1616 次查看

1616

USB blaster connection from DE0 board to windows10

发帖者发帖时间于最新发帖

6 条回复 1784 次查看

1784

I would like to know how to constrain my SPI clock on a slave. The FPGA is running as a slave to a raspberri pi master. Is it a base or virtual cloc...

发帖者发帖时间于最新发帖

3 条回复 976 次查看

976

tx_bonding_clocks in ATX PLL and RapidIO IP Core

发帖者发帖时间于最新发帖

9 条回复 1472 次查看

1472

热门讨论

Agilex 3 GTS PCIe IP missing

修改者

0 18

Deserializers in Agilex 3 series

修改者

0 7

10M25DAF484C8G clock input

修改者

0 6

热门作者

用户

计数

顶级获奖帖子

主题

奖励

Re: Download speed

周一至周五提供社区支持。请单击此处查看其他联系方式。

英特尔不会验证所有解决方案，包括但不限于该社区中可能出现的任何文件传输。对此，英特尔不做任何明确或隐含的担保，包括但不限于对适销性、适用于特定用途和非侵权的隐含担保，以及由履约习惯、交易习惯和贸易惯例引起的任何担保。

关于编译器优化的更多完整信息，请参阅我们的优化通知.

Programmable Devices

讨论

Featured Content