Programmable Devices

CPLDs, FPGAs, SoC FPGAs, Configuration, and Transceivers

讨论

发表问题

MAX10 FPGA on-chip input termination for LVDS 100R

发帖者发帖时间于最新发帖

1 条回复 1488 次查看

1488

Cyclone V Native Transceiver CDR vs. Refclk PPM Detector

发帖者发帖时间于最新发帖

1 条回复 1582 次查看

1582

Unreliable D-FLOP

发帖者发帖时间于最新发帖

3 条回复 1586 次查看

1586

CycloneIV VCCD_PLL Decoupling

发帖者发帖时间于最新发帖

5 条回复 1684 次查看

1684

Arria 10 - Boundary Scan testing problem

发帖者发帖时间

0 条回复 1293 次查看

1293

erased MAX10, I/Os condition

发帖者发帖时间于最新发帖

4 条回复 1419 次查看

1419

altlvds_rx with offset input clock

发帖者发帖时间

0 条回复 1105 次查看

1105

125 MHz clock+data output

发帖者发帖时间于最新发帖

2 条回复 1474 次查看

1474

Help with PLL settings (cannot achieve a particular frequency)

发帖者发帖时间

0 条回复 1546 次查看

1546

Weird Problem with configuring CycloneIII

发帖者发帖时间于最新发帖

2 条回复 1391 次查看

1391

multi-core NIOS boot

发帖者发帖时间于最新发帖

3 条回复 1850 次查看

1850

Debugging the Hardware fault

发帖者发帖时间于最新发帖

12 条回复 2154 次查看

2154

Migrating from MAX 9000 to MAX II or MAX V (logic porting )

发帖者发帖时间于最新发帖

1 条回复 1229 次查看

1229

Hardening an IP

发帖者发帖时间于最新发帖

1 条回复 1376 次查看

1376

about the error: Port "" does not exit in macrofunction \"NIOS"\

发帖者发帖时间于最新发帖

21 条回复 6974 次查看

6974

热门讨论

Agilex 3 GTS PCIe IP missing

修改者

0 16

Deserializers in Agilex 3 series

修改者

0 7

10M25DAF484C8G clock input

修改者

0 6

热门作者

用户

计数

顶级获奖帖子

主题

奖励

Re: Download speed

周一至周五提供社区支持。请单击此处查看其他联系方式。

英特尔不会验证所有解决方案，包括但不限于该社区中可能出现的任何文件传输。对此，英特尔不做任何明确或隐含的担保，包括但不限于对适销性、适用于特定用途和非侵权的隐含担保，以及由履约习惯、交易习惯和贸易惯例引起的任何担保。

关于编译器优化的更多完整信息，请参阅我们的优化通知.

Programmable Devices

讨论

Featured Content